Аннотация. Надёжность передачи информации в радиосистемах напрямую зависит от эффективности используемых алгоритмов коррекции ошибок. В условиях ограниченных аппаратных ресурсов и требований к работе в реальном времени особую актуальность приобретают методы декодирования с низкой вычислительной сложностью и малым энергопотреблением. Одним из таких подходов является многошаговый пороговый декодер. Целью статьи является исследование и анализ аппаратной реализации алгоритмов многошагового порогового декодирования для радиоканалов связи. В качестве объекта исследования рассматривается система коррекции ошибок, включающая кодер и декодер, реализованные на программируемой логической интегральной схеме. В работе использованы методы аппаратного моделирования, экспериментального тестирования и сравнительного анализа.
Аппаратная реализация алгоритма выполнена на FPGA Altera Cyclone IV EP4CE6E22C8N и проверена в лабораторных условиях. Экспериментальные результаты показали, что при 20 итерациях вероятность ошибки снижается до уровня 10⁻⁸. Сравнение с LDPC и Turbo-кодами продемонстрировало снижение использования ресурсов FPGA примерно на 40%, а также уменьшение энергопотребления.
Полученные результаты подтверждают, что многошаговый пороговый метод декодирования является эффективной альтернативой существующим алгоритмам и может успешно применяться в низкоэнергетических и реального времени радиосистемах. Представленный подход обеспечивает баланс между надёжностью передачи данных и аппаратной сложностью реализации.

Ключевые слова: декодирование, канальное кодирование, многопороговое декодирование, помехоустойчивое кодирование, программируемые логические интегральные схемы, FPGA, радиосвязь, телекоммуникации